Необходимо зарегистрироваться, чтобы получить доступ к полным текстам статей и выпусков журналов!
- Название статьи
- АВТОМАТИЧЕСКИЙ АНАЛИЗ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ НА КМОП-СТРУКТУРАХ С ЦЕЛЬЮ ВЫЯВЛЕНИЯ ФУНКЦИОНАЛЬНЫХ УЗЛОВ
- Авторы
- Иванова Наталья Андреевна ineldin@gmail.com, аспирантка, Национальный исследовательский университет "Московский энергетический институт", Москва, Россия
Топорков Виктор Васильевич ToporkovVV@mpei.ru, д-р техн. наук; профессор, заведующий кафедрой вычислительной техники, Национальный исследовательский университет "Московский энергетический институт", Москва, Россия
Шарапов Александр Петрович sharapovap@mpei.ru, канд. техн. наук; доцент кафедры вычислительной техники, Национальный исследовательский университет "Московский энергетический институт", Москва, Россия
- В разделе
- ПРИКЛАДНЫЕ ЗАДАЧИ ПРИМЕНЕНИЯ ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ
- Ключевые слова
- структурный анализ / шаблонный анализ / КМОП-структуры
- Год
- 2013 номер журнала 3 Страницы 65 - 71
- Индекс УДК
- Код EDN
- Код DOI
- Тип статьи
- Научная статья
- Аннотация
- Предложен метод автоматического анализа КМОП-структур с целью выявления функции схемных фрагментов. Представлены алгоритмы структурного и шаблонного анализа, наиболее эффективные для решения поставленной задачи.
- Полный текст статьи
- Необходимо зарегистрироваться, чтобы получить доступ к полным текстам статей и выпусков журналов!
- Список цитируемой литературы
-
Boehner M. LOGEX-an automatic logic extractor from transistor to gate level for CMOS technology, Proc. IEEE/ACM Des. Automation Conf. (1988). P. 517-522.
Lester P., Bazargan-Sabet A. Greiner, YAGLE, a second generation functional abstractor for CMOS VLSI circuits, In: Proceedings of the Tenth International Conference on Microelectronics, 1998. P. 265-268.
Luellau F., Hoepken T., Barke E. A technology independent block extraction algorithm, Proc. IEEE/ACM Des. Automation Conf. (1984). P. 610-615.
Pelz G., Roettcher U. Pattern matching and refinement hybrid approach to circuit comparison, IEEE Trans. Comput.-Aided Des. 13 (2) (1994). P. 264-275.
Graeb H., Zizala S., Eckmueller J., Antreich K. The sizing rules method for analog integrated circuit design, Proc. IEEE/ACM Int. Conf. Comput.-Aided Des. (2001). P. 343-349.
"CMOS, the Ideal Logic Family" Application Note 77 Fairchild Semiconductor January 1983.
Conte, D., Foggia, P., Sansone, C., Vento, M. 2004. Thirty years of graph matching in pattern recognition. IJPRAI 18 (3). P. 265-298.
- Купить
