Необходимо зарегистрироваться, чтобы получить доступ к полным текстам статей и выпусков журналов!
- Название статьи
- РЕКОНФИГУРИРУЕМАЯ ГАРВАРДСКАЯ АРХИТЕКТУРА СИГНАЛЬНЫХ ПРОЦЕССОРОВ ПЛАТФОРМЫ "МУЛЬТИКОР"
- Авторы
- Беляев Андрей Александрович bel@elvees.com, канд. техн. наук, начальник лаборатории, ГУП НПЦ "ЭЛВИС", Москва, Россия Тел. 8 (499) 731-19-61
- В разделе
- ТЕХНОЛОГИЯ ПРОИЗВОДСТВА И ОБОРУДОВАНИЕ В ПРИБОРОСТРОЕНИИ. ЭЛЕКТРОТЕХНИКА. РАДИОТЕХНИКА. ЭЛЕКТРОНИКА
- Ключевые слова
- процессоры сигнальной обработки / система на кристалле / DSP-ядра / гарвардская архитектура / память программ / память данных / конфигурируемость
- Год
- 2011 номер журнала 2 Страницы 7 - 10
- Индекс УДК
- УДК 621.382.8
- Код EDN
- Код DOI
- Тип статьи
- Научная статья
- Аннотация
- Рассмотрена реконфигурируемая организация памяти в архитектуре процессорных ядер сигнальной обработки (DSP-ядер) ELcore-xxTM отечественных микросхем серии 1892 "Мультикор", позволяющая производить адаптивное перераспределение памяти программ и данных в зависимости от решаемой прикладной задачи.
- Полный текст статьи
- Необходимо зарегистрироваться, чтобы получить доступ к полным текстам статей и выпусков журналов!
- Список цитируемой литературы
-
Таненбаум Э. Архитектура компьютера, 4-е изд. - СПб.: Питер, 2003. - 704 с.
Хамахер К., Вранешич З., Заки С. Организация ЭВМ, 1-е изд. - СПб.: Питер, 2003. - 848 с.
ADSP-TS201 TigerSHARC® Processor Hardware Reference Revision 1,1, December 2004 Part Number 82-000815-01 Analog Devices, Inc.
Александров Ю. Н., Беляев А. А., Глушков А. В., Грибов Ю. Н., Никольский А. В., Петричкович Я. Я., Солохина Т. В. Новая отечественная платформа СБИС "Мультикор" для высокоточной скоростной обработки информации и управления объектами// Цифровая обработка сигналов. 2001. № 3. С. 25-38.
- Купить
